

## Detector de envoltória de sinais de ultrassom baseado em FPGA utilizando uma aproximação da Transformada de Hilbert em filtro FIR

### FPGA-based envelope detector for ultrasound signals using an approximate FIR filter Hilbert Transform

#### RESUMO

Neste projeto, foi implementado um detector de envelope baseado em uma aproximação da Transformada de Hilbert em FPGA para calcular a magnitude dos sinais de ultrassom recebidos em tempo real. A arquitetura proposta explora a simetria ímpar negativa e os coeficientes nulos intercalados de um filtro FIR baseado na Transformada de Hilbert para reduzir os requisitos e a complexidade dos recursos de hardware. O projeto é modelado usando a ferramenta de desenvolvimento DSP Builder, permitindo a geração automática de algoritmos HDL diretamente do ambiente Matlab/Simulink. O código VHDL gerado foi sintetizado para uma FPGA Intel Stratix IV e validado em uma placa Terasic DE4-230. A precisão e o desempenho do detector de envelope são analisados com dados reais de ultrassom para diferentes ordens de filtro, comprimento de coeficiente e dois métodos de projeto de filtro: Equiripple e Least-Squares. A função de custo de erro quadrático médio normalizado NRMSE é usada para comparação com o valor absoluto de referência da função de Hilbert no Matlab. As conclusões demonstram que o método proposto produz resultados semelhantes aos métodos convencionais de detecção de envelope, sendo mais simples de implementar e exigindo menor custo computacional.

**PALAVRAS-CHAVE:** Ultrassom. Detector de envoltória. FPGA.

#### ABSTRACT

In this project, we present the FPGA implementation of an approximate Hilbert Transform-based envelope detector to compute the magnitude of the received ultrasound echo signals in real-time. The proposed architecture exploits the negative odd-symmetry and interleaved zero-valued coefficients of a Hilbert Transform-based FIR filter to reduce hardware resource requirements and complexity. The hardware design is modeled using the DSP Builder development tool allowing the automatic generation of HDL algorithms directly from the Matlab/Simulink environment. The generated VHDL code was synthesized for an Intel Stratix IV FPGA and validated on a Terasic DE4-230 board. The accuracy and performance of the envelope detector are analyzed with real ultrasound phantom data for different filter orders, coefficient length and two filter design methods: Equiripple and Least-Squares. The normalized root mean square error (NRMSE) cost function is used for comparison with the reference absolute value of the Matlab Hilbert function. The results demonstrate that the proposed method yields similar results to conventional envelope detection methods, while being simpler to implement and requiring lower computational cost.

**KEYWORDS:** Ultrasound. Envelope Detector. FPGA.

**Matheus Vereta dos Santos**  
[matheuss.1998@alunos.utfpr.edu.br](mailto:matheuss.1998@alunos.utfpr.edu.br)  
Universidade Tecnológica Federal do Paraná, Curitiba, Paraná, Brasil

**Amauri Amorin Asséf**  
[amauriassef@utfpr.edu.br](mailto:amauriassef@utfpr.edu.br)  
Universidade Tecnológica Federal do Paraná, Curitiba, Paraná, Brasil

**Joaquim Miguel Maia**  
[joaquim@utfpr.edu.br](mailto:joaquim@utfpr.edu.br)  
Universidade Tecnológica Federal do Paraná, Curitiba, Paraná, Brasil

**Jonathan de Oliveira**  
[gmo92@gmail.com](mailto:gmo92@gmail.com)  
Universidade Tecnológica Federal do Paraná, Curitiba, Paraná, Brasil

**Recebido:** 19 ago. 2019.

**Aprovado:** 01 out. 2019.

**Direito autorial:** Este trabalho está licenciado sob os termos da Licença Creative Commons-Atribuição 4.0 Internacional.



## INTRODUÇÃO


Uma técnica muito utilizada no processamento digital de sinais de ultrassom para geração de imagens médicas é a detecção de envoltória. O método é aplicado para demodular a amplitude dos sinais brutos de radiofrequência (RF) recebidos antes de qualquer etapa de processamento do *back-end* para reconstrução da imagem. Tipicamente, três métodos são utilizados: processamento baseado na filtragem (CHANG et al., 2007), demodulação em quadratura (ZHOU; ZHENG, 2015) e demodulação baseada na Transformada de Hilbert (LEVESQUE; SAWAN, 2009). Apesar do terceiro método ser o mais eficiente, ele requer maior um custo computacional. Com o propósito de diminuir esse problema, novas técnicas baseadas em *software* e *hardware* vêm sendo propostas, porém, ainda, apresentam alta complexidade e grandes recursos de *hardware* e memória, o que pode atrasar o tempo de processamento para geração de imagens em tempo real (LEVESQUE; SAWAN, 2009; QIU et al., 2010; ASSEF et al., 2015).

Neste trabalho, apresentamos a implementação em dispositivo FPGA (*Field Programmable Gate Array*) de um detector de envelope baseado em uma aproximação da Transformada de Hilbert em um filtro de resposta finita FIR (*Finite Impulse Response*) usando a ferramenta de desenvolvimento DSP Builder (Intel Corp.), no ambiente Matlab/Simulink (MathWorks Inc.), para o processamento de sinais de ultrassom em tempo real. A precisão do modelo foi analisada com o uso de dados experimentais de um *phantom* de ultrassom. Foram comparados dois métodos de projeto de filtro (Equirriple e Least-Squares) e o comportamento do modelo quanto ao número e comprimento fracionário dos coeficientes.

## METODOLOGIA

O diagrama de blocos do modelo proposto é mostrado na Figura 1. O sinal analítico de um sinal de ultrassom recebido é um sinal complexo, onde a parte real (componente em fase) é o sinal original e a parte imaginária (componente de quadratura) é a transformada de Hilbert do sinal original (CHANG et al., 2007).

Figura 1 – Diagrama de blocos do detector de envelope proposto




Fonte: Autoria própria.

A componente  $Q(n)$  de quadratura é produzido pelo filtro FIR (Transformada de Hilbert) que possui como vantagens resposta de fase linear inerente, estabilidade e características simétricas. O componente em fase  $I(n)$  é o sinal de entrada atrasado por uma quantidade apropriada para compensar o atraso de fase do processo FIR empregado para gerar a saída  $Q(n)$ . Após o processamento dos componentes complexos, a informação do envelope  $E(n)$  é obtida pela raiz quadrada da soma dos quadrados dos sinais  $I(n)$  e  $Q(n)$  (OPPENHEIM, 1999).

Na Figura 2, os coeficientes do filtro FIR de valor zero intercalados e a simetria ímpar-negativa são propriedades da resposta ao impulso do filtro FIR baseado na

Transformação de Hilbert que são exploradas para produzir uma realização de *hardware* eficiente, reduzindo praticamente pela metade o custo computacional e requisitos de recursos do FPGA, como, por exemplo, blocos multiplicadores.


Figura 2 – Resposta ao impulso de um Filtro FIR baseado na Transformada de Hilbert com ordem  $N=32$



Fonte: Autoria própria.

Neste estudo, dois métodos de projeto de filtro foram aplicados para minimizar o erro de amplitude máxima na banda passante e avaliar a relação entre o número de *bits* fracionários ( $b$ ) no comprimento dos coeficientes e ordem do filtro ( $N$ ): Equiripple e Least-Squares (OPPENHEIM, 1999). A fim de fornecer flexibilidade para avaliar diferentes ordens de filtro com comprimento de coeficiente ajustável, projetamos a estrutura como uma interconexão em cascata de subfiltros do tipo FIR. Como ilustrado na Figura 3 para  $N=28$ , a arquitetura de projeto de nível superior consiste dos seguintes componentes: subfiltros do tipo FIR em cascata, bloco somador paralelo para combinar as somas parciais de saída dos subfiltros, bloco multiplicador-somador, para somar os quadrados de  $I(n)$  e  $Q(n)$ , e um bloco de raiz quadrada final.


Figura 3 – Nível superior do detector de envelope com blocos do DSP Builder



Fonte: Autoria própria.

As Figuras 4(a) e (b) mostram os subsistemas dos dois subfiltros implementados com um e dois multiplicadores, respectivamente, para modularizar e simplificar o projeto de filtros de ordem 8 a 64.

Figura 4 – (a) Subfiltro do tipo 1 com um multiplicador (Subsystem1 na Figura 3) e (b) tipo 2 com dois multiplicadores (Subsystem na Figura 3)




Fonte: Autoria própria.

O código VHDL gerado foi sintetizado para uma FPGA Intel Stratix IV e validado em uma placa Terasic DE4-230. Os experimentos foram conduzidos utilizando dados reais de RF adquiridos de um sistema de ultrassom desenvolvido pelo grupo de pesquisa do Laboratório de Ultrassom (LUS) da Universidade Tecnológica Federal do Paraná (UTFPR) (ASSEF et al., 2015; ASSEF et al., 2016). O desempenho do esquema proposto foi examinado pela função de custo de erro médio quadrático normalizado (NRMSE) (1), na qual  $M$  é o número de amostras,  $ht$  é a informação do envelope de referência, calculada pelo valor absoluto da função Hilbert Transform no Matlab como padrão ouro, e  $/ht$  é o envelope obtido pelo algoritmo implementado (QIU et al., 2010; LEVESQUE; SAWAN, 2009; ZHOU; ZHENG, 2015).

$$NRMSE = \sqrt{\frac{\sum_{n=0}^{M-1} |E(n) - ht(n)|^2}{\sum_{n=0}^{M-1} |ht(n) - \bar{ht}|^2}} * 100 \quad (1)$$

Para comparar os dois métodos de projeto de filtro, uma série de 2000 amostras de dados de ultrassom com resolução de 12 bits amostrados em 40 MSPS foi usada. Os dados de RF foram adquiridos com o elemento central de um transdutor de 128 elementos (AT3C52B, Broadsonnd Corp.) em um phantom de ultrassom (modelo 84-317, Fluke Corp.). Para ilustrar qualitativamente a precisão da abordagem proposta, a Figura 5 comprova que não há diferença significativa da demodulação baseada em Transformada de Hilbert entre os métodos Equiripple e Least-Squares comparados com o método de referência Matlab para  $b=16$  e  $N=32$ .


Figura 5 - Comparação entre a simulação de referência de Matlab e os resultados experimentais do FPGA



Fonte: Autoria própria.

A Figura 6 apresenta uma avaliação quantitativa para verificar o valor ótimo de  $b$  e  $N$  pelo uso do NRMSE. A Figura 6 (a) mostra os resultados para  $b=16$  e  $N=8$  a 64. Na Figura 6 (b), a comparação qualitativa foi feita para  $N=28$  e  $b=4$  a 17. Observamos que os resultados convergem de  $N=28$  e  $b=8$ , e estão em boa concordância com os resultados relatados na literatura (CHANG et al., 2007).


Figura 6 - Erro médio quadrático médio normalizado para (a)  $N=8$  a 64 e (b)  $N=28$  e  $b=4$  a 17.



Fonte: Autoria própria.

A latência dos ciclos de *clock* e os resultados do tempo total de computação entre a simulação do Simulink e a execução do FPGA (com *clock* do sistema de 40 MHz) são mostrados graficamente na Figura 7 (a) e (b), respectivamente. Como pode ser visto, a latência da FPGA para gerar dados de envelope a cada ciclo de *clock* aumenta linearmente com  $N$  e pode ser calculada como  $N=2+4$ . Este resultado é apenas 3 ciclos de *clock* superior à implementação de referência do Matlab e o método do processamento proposto por Chang et al. (2007).

Figura 7 – Simulação no Simulink de resultados experimentais FPGA para (a) latência de ciclos de clock e (b) tempo de computação.



Fonte: Autoria própria.

## CONCLUSÕES

Apresentamos um eficiente demodulador de envelope para geração de imagens por ultrassom em tempo real usando a ferramenta do DSP Builder no Matlab/Simulink. Os resultados da implementação demonstram excelentes desempenho e concordância entre o projeto de referência no Matlab e os

experimentos de *hardware* usando o sistema baseado em FPGA. Ao mesmo tempo, esse método encurta bastante o ciclo de projeto e melhora a flexibilidade para implementar novas técnicas de processamento de sinais de eco. Como limitação, ainda não é possível modificar os coeficientes do filtro proposto em tempo real. No entanto, esse recurso pode ser facilmente incluído em trabalhos futuros usando um processador *softcore* implementado em FPGA.

### AGRADECIMENTOS

Ao CNPq, CAPES, FINEP, UTFPR, Fundação Araucária e Ministério da Saúde pelo apoio financeiro ao desenvolvimento da pesquisa e a Intel Altera pela doação dos *kits* de desenvolvimento.

### REFERÊNCIAS

ASSEF, A. A.; MAIA, J. M.; COSTA, E. T. A flexible multichannel FPGA and PC-Based ultrasound system for medical imaging research: initial phantom experiments. *Research on Biomedical Engineering*, v. 31, n. 3, p. 277-281, 2015.

ASSEF, A. A.; MAIA, J. M.; COSTA, E. T. Initial experiments of a 128-channel FPGA and PC-based ultrasound imaging system for teaching and research activities. In: 2016 38th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC). IEEE, 2016. p. 5172-5175.

CHANG, J. H.; YEN, J. T.; SHUNG, K. K. A novel envelope detector for high-frame rate, high-frequency ultrasound imaging. **IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control**, v. 54, n. 9, p. 1792-1801, 2007.

LEVESQUE, P.; SAWAN, M. Real-time hand-held ultrasound medical-imaging device based on a new digital quadrature demodulation processor. **IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control**, v. 56, n. 8, p. 1654-1665, 2009.

OPPENHEIM, A. V. **Discrete-time signal processing**. Pearson Education India, 1999.

QIU, W.; YU, Y.; SUN, L. A programmable, cost-effective, real-time high frequency ultrasound imaging board based on high-speed FPGA. In: **2010 IEEE International Ultrasonics Symposium**. IEEE, 2010. p. 1976-1979.

ZHOU, H.; ZHENG, Y.-f. An efficient quadrature demodulator for medical ultrasound imaging. **Frontiers of Information Technology & Electronic Engineering**, v. 16, n. 4, p. 301-310, 2015.